« Projet DDS » : différence entre les versions
| Ligne 2 : | Ligne 2 : | ||
<hr/> | <hr/> | ||
= DDS AD9852 sur port SPI 10MHz Projet 2019 avec interface graphique pour modulation FSK AOM@80MHz= | = DDS AD9852 sur port SPI 10MHz Projet 2019 avec interface graphique pour modulation FSK AOM@80MHz= | ||
Objectif: remplacer un pilote acousto-optique analogique et un générateur de fonction arbitraire par une DDS programmable et modulé en fréquence (FSK) l'AOM autour d'une raie centrale@80MHz. | Objectif: remplacer un pilote acousto-optique analogique et un générateur de fonction arbitraire par une DDS programmable et modulé en fréquence (FSK) l'AOM autour d'une raie centrale@80MHz. | ||
Version du 12 octobre 2024 à 11:32
DDS AD9852 sur port SPI 10MHz Projet 2019 avec interface graphique pour modulation FSK AOM@80MHz
Objectif: remplacer un pilote acousto-optique analogique et un générateur de fonction arbitraire par une DDS programmable et modulé en fréquence (FSK) l'AOM autour d'une raie centrale@80MHz. - modulation continue interne. - une fréquence de modulation autour de 100 kHz, réglable ; actuellement on utilise 110 kHz, une amplitude de modulation allant jusqu'à 500 kHz, réglable.
-
dds board -
Labwindows version, la dernière version est sous Python 3.7
Ci-joint code c pour le µC arm TM4C123: Fichier:Code ARM modulation FSK.pdf
Double DDS AD9959 sur port SPI quad @60MHz Projet 2019 avec interface graphique Python
Développement 2019 : Piège RF Pour des considérations de vitesse d’exécution et de chargement des données nous avons fait évoluer les cartes DDS pour l'expérience BEC du LPL. La programmation des DDS est réalisé en Quad SPI à une vitesse de 60MHz. les données sont transmises au uC (ARM 120MHz) grâce à l'interface USB-UART non représentée sur le PCB ci-dessous à une vitesse de 10Mbps. 8 sorties RF programmables révision 1 2018: Code C pour les routines principales: Fichier:Code c routine principales.pdf
Mesures double DDS 2019
Ci-joint une copie d'écran du taux de transfert en mode 4 fils SPI qui montre la vitesse max des datas sur le port SPI. CLK SPI 60MHz. Test avec des liaisons SPI courtes sur une carte DDS AD9959 voie 0 et 1 activées.
En rouge : I/O Update
En jaune : CLK data SPI 2 coups d'horloge / Octet transmis.
En bleu et vert : chanel 0 et chanel 1.
Sous Altium 2019 4 couches et plan de masse interne 35um Alimentation +5v, consommation 0.6A double DDS 2019.
Programme Python pour la liaison USB-Série : Pour charger les fréquences et les amplitudes des sorties RF j'ai utilisé Pyserial et Python 3.7
Ci-dessous le code Python éditer avec l'IDE Thonny ( pour les débutants comme moi c'est pas mal ;) !)
il suffit d'installer Python 3.7 puis d'importer la bibliothèque PySerial.
IMPORTANT : le code c pour transmettre et recevoir les données via l'UART ci-dessous un exemple:
void write_immediate() //AD9959
{
//frequency DDS0//
frequency_value_f1_DDS0 = temp[3]<<24|temp[2]<<16|temp[1]<<8|temp[0];
FTW0_DDS0 = frequency_value_f1_DDS0 * 4294967296 / 500000000; //Convert to command for DDS //ad9959
frequency_value_f2_DDS0 = temp[7]<<24|temp[6]<<16|temp[5]<<8|temp[4];
FTW1_DDS0 = frequency_value_f2_DDS0 * 4294967296 / 500000000; //Convert to command for DDS //ad9959
frequency_value_f3_DDS0 = temp[11]<<24|temp[10]<<16|temp[9]<<8|temp[8];
FTW2_DDS0 = frequency_value_f3_DDS0 * 4294967296 / 500000000; //Convert to command for DDS //ad9959
frequency_value_f4_DDS0 = temp[15]<<24|temp[14]<<16|temp[13]<<8|temp[12];
FTW3_DDS0 = frequency_value_f4_DDS0 * 4294967296 / 500000000; //Convert to command for DDS //ad9959
....
}
//*****************************************************************************
//
// The UART interrupt handler.
//
//*****************************************************************************
void UARTIntHandler(void)
{
uint32_t ui32Status;
ui32Status = UARTIntStatus(UART0_BASE, true);
UARTIntClear(UART0_BASE, ui32Status);
while(UARTCharsAvail(UART0_BASE)) //loop while there are chars
{
//send data to uC via USB/Uart for change one output frequency ( 4 octets)
temp[t++] = UART0_DR_R; //Read from buffer
if(t >...)
{
write_immediate();
t = 0; //Reset read length
}
}
}
Code Python: Fichier:Code python.pdf Ci-dessous Code Python avec l'interface graphique Fichier:Code python avec l'interface numérique.pdf
Projet diffusion Raman expérience condensat CHROME
Conception et réalisation d'un ensemble de deux pilotes acous-optiques d'une puissance unitaire de 2W. L'objectif est de régler le décalage en fréquence de deux faisceaux "Raman" corrélés en phase. Réalisation de deux sources RF@80MHz en corrélation de phase avec une fréquence centrale de 80MHz. Pilotage sur liaison USB-Série@10MHz (en cours de tests). Les signaux RF sont synchronisés sur une même horloge@500MHz à l'aide d'un DDS AD9959 qui dispose de plusieurs sorties RF basse puissance (5dBm).Les circuits sont implémentés sur des cartes au format Europe et insérées dans un châssis 19 pouces entièrement réalisé à l'atelier d'électronique.
DDS Card AD9852 et AD9858 sur cartes national Instruments DIO 32/64
Description du projet:
Pour une nouvelle expérience du laboratoire, nous avons développé de nouvelles cartes électroniques qui utilisent des composants DDS contrôlés par un ordinateur sur un bus de données numériques. La carte numérique qui contrôle le bus est la carte DIO 32 HS de National Instrument. Ces sources RF programmables à base de technologie DDS seront mises en œuvre sur la nouvelle expérience des atomes froids de l’équipe Gaz Quantique Dipolaire pour conduire les AOM de l'expérience. Pour contrôler les cartes, un programme simple sous LABVIEW a été développé. La principale motivation de ce projet était de construire un système de contrôle pour l'expérience qui permet d'intégrer de nombreuses fonctions avec une interface utilisateur. Les cartes DDS permettront de contrôler avec une bonne synchronisation les différents AOM.
Le bus de données :
Le bus est un bus parallèle de 25 lignes qui est transféré avec un câble plat de 50 lignes, de sorte que les lignes de masses et les lignes de signaux sont alternées. La vitesse du bus dépend des caractéristiques des cartes NI fournies soit de l’ordre de 1/10MHz soit 100ns.Les 16 premières lignes du bus sont les lignes des données et les huit dernières lignes correspondent aux adresses d’appareils (255 en théorie mais 6 bits en pratique et donc 64 appareils adressables).Enfin, la dernière ligne (ligne 25) est l'horloge (STROBE) qui contrôle le débit de données qui est transmis sur le bus. Ce signal met à jour les données et les adresses sur le bus.Ce signal d'horloge doit être présent sur le bus. Programmation des DDS :
Les huit premières lignes de données transmises au DDS sont les DATA : D0-D7 Les huit secondes lignes transmises au DDS sont les ADRESSES : A0-A5 et A6-A7 pour les modes FSK et OSK de l’AD9852 et PS0 PS1 pour l’AD9858. Les huit dernières lignes permettent le décodage d’adresses : decodeA2-decodeA7 Décode au maximum 64 cartes. Les lignes decodeA0 et decodeA1, sont utilisées pour initialisées le DDS de tel sorte que :
A1 A0 = 00 : Master reset DDS
A1 A0 = 01 : Load data DDS
A1 A0 = 10 : I/O update DDS non utilisé si I/O Update interne.
A1 A0 = 11 : non utilisé
Pour initialiser les cartes DDS et transférer les données aux DDS via le bus nous utilisons des composants programmables du type CPLD (circuit logique programmable) associés à des translateurs de niveaux pour passer du niveau TTL (5v) au niveau LVCMOS (3.3v).
Le composant utilisé est un CPLD de la famille XILINX XC2C64A 64 cellules.
Ce composant initialise la carte DDS, assure le décodage d’adresses d’appareils, et surtout la synchronisation des pins du DDS (MASTER RESET, LOAD DATA et I/O UPDATE).
Les cartes DDS disposes de deux CPLD le premier en bas (CPLD1) de la carte pour la synchronisation et l’initialisation du DDS, le deuxième (CPLD2) recopie les données en entrée du bus après autorisation du CPLD1.
La programmation des CPLD se fait grâce à l’environnement ISE design suite 14 ou ultérieur téléchargeable gratuitement sur le site de XILINX (ISE WEB PACK) pour utiliser ISE 14.7 sous windows 10 penser à le patcher.
Ci-joint dans ce document les codes sources pour charger les deux CPLD. Un câble JTAG-USB est indispensable pour la programmation. BUS en fond de panier 25 lignes dont la fréquence de rafraîchissement est d'environ 10MHz et limité par la carte DIO 32 ancienne génération. Chaque carte a une adresse propre (64 max). Le SWITCH DIP 8 sur la carte défini celle-ci. Le code VHDL pour les deux CPLD est simple et modifiable si nécessaire.
Nous avons utilisé une carte FPGA indépendante pour tester les cartes DDS sans le bus numérique : kit utilisé spartan 6 CMODS6. avril 2019
VHDL pour CPLD1 carte DDS AD9852 et bus NI Fichier:VHDL.pdf
programme pour tester le bus parallèle et les cartes DDS AD9852 Fichier:Code VHDL pour le spartan 6.pdf
Projet condensat STRONTIUM antenne RF 375-400MHz
Projet Antenne RF: RF CARD 375 to 400MHz Frequency Sweep control for RF antenna. Le but est de générer des sweeps de fréquence arbitraire pour une antenne RF dans la gamme de fréquence 375 à 400 MHz avec des pas de qqs KHz. J'utilise deux DDS , l'AD9911 pour asservir un VCO ultra low noise à 1GHZ (ROS-1000-519+) minicircuits et le second l'AD9858 pour générer les fréquences arbitraires. Ce dernier est “clocké” grâce au 1GHz provenant du VCO sur la carte. J'utilise également le MSP430F169 pour piloter les deux DDS en mode SPI 2wire single bit (bus SPI commun, un master et deux slaves en utilisant le chip select (CS) de chaques DDS).
Caractéristiques Programmation en mode SPI maître-esclave 2-wire mode single-bit. L’AD9911 et l’AD9858 en mode esclaves via les Chip Select (CS). Horloge commune le ROS-1000C-519@1GHz. Pente de la rampe de fréquence programmée via l’interface CVI. TTL externe commande rampe up et rampe down. Nécessite un signal d’horloge externe 10MHz 5dBm. Une sortie RF (AD9858) programmable 0-400MHz 0dBm.
DDS pour détection synchrone et asservissement PDH sur cavité ultra stable
Système de lock laser sur cavité ultra stable voir synoptique ci-dessous: DDS card for PDH AD9959 on uC TM4C123 and LCD 2x16 and encodeur
Programme ARM for PDH Fichier:Programme uC TM4C123GH6PM for PDH module.pdf
Même si l'encodeur est utilisé dans un programme en c je fourni pour les amateurs de VHDL le programme pour l'encodeur numérique.VHD Fichier:Encodeur.pdf
Carte partie Lock et carte partie DDS
