PulseGenerator : Cahier des charges

De Wiki_du_Réseau_des_Electroniciens_du_CNRS
Sauter à la navigation Sauter à la recherche

<maintab>AccueilProjet Pulse Generator</maintab>
<subtab>PrésentationCahier des chargesGestion du projetCôté PCCôté PICCôté CPLDMembres</subtab>


Nuvola apps ksim.png Page "IHM Hardware", pour suivre et participer à la discussion sur les besoins et propositions autour du prototype v01.

Nuvola filesystems folder.png Cahier des charges du générateur d'impulsion

Nous souhaitons mettre en place un système nous permettant d'apprendre à mettre en oeuvre différentes technologies. Ce système pourra être étendu par les personnes qui en auront besoin dans leurs laboratoires en se servant du travail de conception que nous faisons ici, dans un esprit de partage et de complémentarité.

Le but de l'équipement est de pouvoir générer un signal impulsionnel calibré à partir d'un déclenchement externe, un temps de retard (DELAY) pourra être également configuré pour par exemple avoir plusieurs sorties PULSE décalées dans le temps.


Voici un exemple de chronogramme pour une sortie impulsionnelle, avec 2 entrées pour le déclenchement et ses 2 sorties :

......................___________________
ARMING IN x _________/...................\______________________________________
............................._____
TRIGGER IN x _______________/.....\_____________________________________________
..............................________________________
DELAY OUT x _________________/........................\_________________________
.........................................................______________
PULSE OUT x ____________________________________________/..............\_______


Dessin de l'architecture du Pulse Generator. Si vous voulez être dirigé vers une page du wiki en relation direct avec une partie de l'architecture ci-dessous, vous êtes invité à cliquer sur celle-ci.

Développement côté PCDéveloppement côté PICDéveloppement côté CPLDProtocole SCPILiaison (PIC<->CPLD)IHM face avantArchitecture Pulse Generator.png


  • liaison SPI 8 bits, mode 0, entre la carte maître PIC32 et la carte esclave CPLD
  • sorties numériques (nombre à définir en fonction des bascules disponibles sur la carte CPLD)
  • possibilité de Trigger (nombre à définir en fonction des capacités de la carte CPLD)
  • largeur des impulsions variables individuellement
  • possibilité de retarder le déclenchement de chaque impulsion soit en fonction d’un Trigger, soit en fonction d’une autre voie
  • interface de l’instrument (IHM) via un écran LCD 4x20 et un pad 5 touches
  • possibilité de contrôle par une interface PC (protocole SCPI)


Monobook icon.svg Exemple de produits commerciaux utilisés en laboratoire

Liens vers les générateurs d’impulsion existant:

Attention, il peut exister une dérive temporelle lors d’utilisation trop longue pour certains appareils, comme sur le master 8. A vérifier donc si cela peut être une contrainte pour vos manip.