Différences entre versions de « PulseGenerator : Cahier des charges »

De Wiki_du_Réseau_des_Electroniciens_du_CNRS
Sauter à la navigation Sauter à la recherche
Ligne 9 : Ligne 9 :
 
[https://docs.google.com/drawings/d/1xDe3e4sKVm0m33Ov4zaYxN1SMdIqBsE2LdBs0ga3-1I/pub?w=960&h=720 Dessin de l'architecture du Pulse Generator]
 
[https://docs.google.com/drawings/d/1xDe3e4sKVm0m33Ov4zaYxN1SMdIqBsE2LdBs0ga3-1I/pub?w=960&h=720 Dessin de l'architecture du Pulse Generator]
  
[[Fichier:Architecture_Pulse_Generator.png|700px]]
+
<imagemap>
 +
Image:Architecture_Pulse_Generator.png|thumb|center|700px|
 +
poly 11 188 25 132 29 12 233 15 237 129 236 185  [[PulseGenerator_:_Developpement_cote_PC|Développement côté PC]]
 +
poly 277 235 439 235 438 707 277 706 [[PulseGenerator_:_Developpement_cote_PIC|Développement côté PIC]]
 +
poly 545 702 543 238 829 238 831 704  [[PulseGenerator_:_Developpement_cote_CPLD|Développement côté CPLD]]
 +
poly 268 173 213 222 173 294 226 324 249 302 226 264 286 207 [[Protocole_SCPI]]
 +
poly 449 395 452 548 529 551 533 382 [[PulseGenerator_:_Liaison_SPI|Liaison (PIC<->CPLD)]]
 +
poly 512 37 508 186 955 174 948 36 [[PulseGenerator_:_IHM_face_avant|IHM face avant]]
 +
</imagemap>
  
 
*liaison SPI 32 bits, mode 0, entre la carte maître PIC32 et la carte esclave CPLD
 
*liaison SPI 32 bits, mode 0, entre la carte maître PIC32 et la carte esclave CPLD
Ligne 18 : Ligne 26 :
 
*interface de l’instrument (IHM) via un écran LCD 4x20 et un pad 5 touches
 
*interface de l’instrument (IHM) via un écran LCD 4x20 et un pad 5 touches
 
*possibilité de contrôle par une interface PC (protocole [http://fr.wikipedia.org/wiki/Standard_Commands_for_Programmable_Instruments SCPI])
 
*possibilité de contrôle par une interface PC (protocole [http://fr.wikipedia.org/wiki/Standard_Commands_for_Programmable_Instruments SCPI])
 
  
 
== Exemple de produits commerciaux utilisés en laboratoire ==
 
== Exemple de produits commerciaux utilisés en laboratoire ==

Version du 9 avril 2014 à 00:54

<maintab>AccueilProjet Pulse Generator</maintab>
<subtab>PrésentationCahier des chargesGestion du projetCôté PCCôté PICCôté CPLDMembres</subtab>


Page "IHM Hardware", pour suivre et participer à la discussion sur les besoins et propositions autour du prototype v01.


Cahier des charges du générateur d'impulsion

Dessin de l'architecture du Pulse Generator

Développement côté PCDéveloppement côté PICDéveloppement côté CPLDProtocole SCPILiaison (PIC<->CPLD)IHM face avantArchitecture Pulse Generator.png
  • liaison SPI 32 bits, mode 0, entre la carte maître PIC32 et la carte esclave CPLD
  • sorties numériques (nombre à définir en fonction des bascules disponibles sur la carte CPLD)
  • possibilité de Trigger (nombre à définir en fonction des capacités de la carte CPLD)
  • largeur des impulsions variables individuellement
  • possibilité de retarder le déclenchement de chaque impulsion soit en fonction d’un Trigger, soit en fonction d’une autre voie
  • interface de l’instrument (IHM) via un écran LCD 4x20 et un pad 5 touches
  • possibilité de contrôle par une interface PC (protocole SCPI)

Exemple de produits commerciaux utilisés en laboratoire

Liens vers les générateurs d’impulsion existant:

Attention, il peut exister une dérive temporelle lors d’utilisation trop longue pour certains appareils, comme sur le master 8. A vérifier donc si cela peut être une contrainte pour vos manip.